Top

Validation de la qualité numérique des codes de simulations

Faisant suite à l’atelier “Numerical precision and stability in HPC simulation’’ lors du forum Teratec 2017, le laboratoire Exascale Computing Research (Intel, UVSQ, CEA) et EDF organisent une série de tutoriaux et séminaires sur la validation et vérification de la qualité numérique des codes de simulation, en particulier avec l'utilisation des outils Verficarlo, Verrou et Interflop.

Le premier tutorial, à destination des développeurs de code en production, est co-organisé par le laboratoire Exascale Computing Research et le CCRT sur le campus Teratec le 30 janvier 2018.

Contact et inscription : eric.petit@intel.com

Résumé de la journée du 30 janvier 2018

Titre : Du bon usage des nombres flottants dans les codes de simulation numérique de grande échelle

Description :

L’évolution récente des systèmes HPC -parallélisme massif, cœurs tirant parti de la vectorisation, hiérarchies mémoire - et l’accroissement des capacités de calcul permettent la simulation à plus haute résolution de temps physiques plus longs ; ces avancées posent toutefois un certain nombre de défis au-delà de l’aspect programmation parallèle. L’un de ces enjeux est la qualité numérique des simulations.

Que ce soit les questions de validité numérique du résultat, de la reproductibilité numérique d’une génération de système à l’autre ou d’un langage à un autre, de l’apparition de bugs liés aux particularités du format flottant IEEE754 ou bien encore de l’instabilité inhérente au problème simulé, le besoin d’outils et de méthodes devient critique.

Dans cet atelier, une introduction aux problèmes de l’arithmétique flottante en simulation numérique sera proposée au travers d’outils et de cas d’usage concrets. L’après-midi sera consacrée à une session pratique de prise en main des deux outils proposés : verrou (présenté par EDF Lab) et Verificarlo (présenté par l’UVSQ et Intel pour le laboratoire ECR à Teratec).

Agenda du 30 janvier 2018 :

9h-10h30Introduction générale au calcul sur ordinateur et en particulier au calcul flottant.
10h30-11hpause.
11h-12h30Description des outils et cas d’usages. Présentation de l'interface commune interflop.
12h30-14hpause déjeuner.
14h-17hAtelier pratique sur verificarlo et verrou.